(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-110086 (P2004-110086A)

(43) 公開日 平成16年4月8日(2004.4.8)

(51) Int. Cl. 7

F 1

テーマコード (参考)

G06F 9/54

GO6F 9/06 64OB

5B076

審査請求 未請求 請求項の数 6 OL (全 10 頁)

(21) 出願番号 (22) 出願日 特願2002-267702 (P2002-267702)

平成14年9月13日 (2002.9.13)

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(74)代理人 100110858

弁理士 柳瀬 睦肇

(74) 代理人 100110777

弁理士 宇都宮 正明

(74) 代理人 100100413

弁理士 渡部 温

(72) 発明者 塚田 克巳

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

Fターム(参考) 5B076 BA04 BB02 BB04 BB06


(54) 【発明の名称】半導体装置

(57)【要約】

【課題】ホストCPUが所望のプログラムをRAMに書き込み、CPUに実行させることができる半導体装置を提供する。

【解決手段】アプリケーションプロセッサ10は、プート処理のためのプログラムを格納するROM12と、プログラムを格納するためのRAM13と、外部のカメラから受信した画像信号をJPEG形式の画像データに変換するJPEGエンジン部14と、所定の処理を行うためのプログラムをホストCPU5から受け取ってRAM13に書き込むホストインタフェース部15と、RAM13に書き込まれたプログラムを実行するCPU11とを具備する。

【選択図】 図1



---- 110000 A COUT. T. U

【特許請求の範囲】

【請求項1】

ホストCPUの制御の下で動作する半導体装置であって、

プログラムを格納するためのRAMと、

所定の処理を行うためのプログラムを前記ホストCPUから受け取って前記RAMに書き込むインタフェース部と、

前記RAMに書き込まれたプログラムを実行するCPUと、

を具備する半導体装置。

【請求項2】

前記RAMが、複数のプログラムを格納し、前記CPUが、前記ホストCPUからの指示に応じて、前記RAMに書き込まれた複数のプログラムの中の1以上のプログラムを実行することを特徴とする請求項1記載の半導体装置。

10

【請求項3】

前記CPUが、前記ホストCPUからの指示に応じて、前記RAMに書き込まれた複数のプログラムの中の2以上のプログラムを並列に実行することを特徴とする請求項2記載の半導体装置。

【請求項4】

前記ホストCPUが、前記RAMの初期化を行い、その後、前記半導体装置の初期化を行うためのプログラムを前記RAMに書き込み、前記半導体装置の初期化を行うためのプログラムの実行を前記CPUに指示し、前記CPUが前記半導体装置の初期化を行うためのプログラムの実行を終了した後に、所定の処理を行うためのプログラムを前記RAMに書き込み、前記所定の処理を行うためのプログラムの実行を前記CPUに指示することを特徴とする請求項1~3のいずれが1項に記載の半導体装置。

20

【請求項5】

所定の機能をされざれ実現する複数の機能プロックを更に具備し、前記RAMが、前記複数の機能プロックをされざれ制御するための複数のプログラムを格納し、前記CPUが、前記ホストCPUからの指示に応じて、前記RAMに書き込まれた複数のプログラムを並列に実行することを特徴とする請求項1~4のいずれか1項に記載の半導体装置。

【請求項6】

前記複数の機能プロックをされてれ制御するための複数のプログラムが、制御対象である機能プロックを特定する情報をされてれ含むことを特徴とする請求項5記載の半導体装置

30

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ホストCPUの制御の下で動作する半導体装置に関する。

[0002]

【従来の技術】

近年、携帯電話装置、PDA(携帯精報端末)等において、アプリケーションプロセッサと呼ばれる半導体装置が用いられている。

40

アプリケーションプロセッサは、CPU、ROM、RAM等を有しており、アプリケーションプロセッサ内のCPUは、携帯電話装置等の全体を制御するホストCPUの指示に応じて、アプリケーションプロセッサ内のROMに格納されているプログラムを実行することにより、所定の処理(例えば、画像処理等)を行う。

[0003]

しかしながら、アプリケーションプロセッサが多数の処理を行えるようにするためには、アプリケーションプロセッサ内のROMに多数のプログラムを格納する必要がある。そのため、アプリケーションプロセッサ内のROMの容量を大きくする必要があった。

[0004]

ところで、日本国特許出願公開(特開)2001-265600号公報(以下、「文献1 50

」という)には、システム制御や処理データ管理を司るホストCPU(Central PPOCESSin3 Unit)と、予め複数の処理装置プログラムを格納してある外 部メモリと、複数の処理装置プログラムの1つを格納する内部メモリをもち、該内部メモ リに格納した該処理装置プログラムを実行する処理装置とを構え、リセット発生解除の後 に自動的に複数の処理装置プログラムの1つを外部メモリから内部メモリに取り込み、取 リ込んだ該処理装置プログラムの実行開始を制御するプログラムのプート・ローディング 機能を有するデータ処理システムにおいて、ホストCPUと処理装置との間で処理データ やメッセージを交換するデュアル・ポート・メモリと、処理装置の処理内容を外部から指 定するための指定情報を発生する処理指定情報設定装置と、システム・リセットとホスト CPUのソフト制御されたリセット信号との論理和をとり処理装置へリセットの信号供給 をする論理和回路と、プロックアドレスレジスタとを有し、ホストCPUが初期化処理を 終了しソフト制御されたリセット信号を発生した状態で、処理装置に処理させるための 処理装置プログラムの指定情報を読み込み、指定情報に対応して、処理装置プログラムが 格納されている処理装置プログラムデータ格納エリアのプロックのアドレスの上位ピット をプロック・アドレス・レジスタに設定した後に、ホストCPUが処理装置へのリセット 信号の発生解除を行い処理装置への処理装置プログラムデータのプート・ローディングを 行うことを特徴とするデータ処理システムが掲載されている。

[0.005]

しかしながら、文献1に掲載されたデータ処理システムは、処理装置がリセット発生解除の後に自動的に複数の処理装置プログラムの1っを外部メモリから内部メモリに取り込み、取り込んだ処理装置プログラムの実行を開始するものであり、ホストCPUが所望のプログラムを内部メモリに書き込み、処理装置に実行させるものではない。

[0006]

また、特開2000-181699号公報(以下、「文献2」という)には、正規プログラムを保持するROMと、RAMとを備え、プログラム処理を行うディジタル信号処理装置において、正規プログラム処理中に外部からのプログラムをRAMへロードし、RAMへのプログラムロードが終了した後に、正規プログラムの処理からRAMにロードされたプログラムの処理へ切替え、ロードプログラムの処理が終了した後に、正規プログラムの処理に切替えるように制御する制御手段を備えたことを特徴とするディジタル信号処理装置が掲載されている。

[0007]

しかしながら、文献2に掲載されたディジタル信号処理装置は、正規プログラム処理中に外部からのプログラムをRAMへロードし、RAMへのプログラムロードが終了した後に、正規プログラムの処理へ切替え、ロードプログラムの処理が終了した後に、正規プログラムの処理に切替えるように制御するものであり、ホストCPUが所望のプログラムをRAMに書き込み、実行させるものではない。【0008】

[0009]

しかしながら、文献 8 に掲載されたプログラム書換システムは、ホストシステムが書き換え可能な不揮発性メモリに格納されたプログラム内容を書き換えるものであり、書き換え可能な不揮発性メモリを必須構成要素とする。

50

10

20

30

LUUI IIVVUU A LUUT.T.U

[0010]

【発明が解決しようとする課題】

せこで、上記の点に鑑み、本発明は、書き換え可能な不揮発性メモリを必要とすることなく、ホストCPUが、所望のプログラムをRAMに書き込み、CPUに実行させることにより、ホストCPUが制御可能な半導体装置を提供することを目的とする。

. . .

[0011]

【課題を解決するための手段】

以上の課題を解決するため、本発明に係る半導体装置は、ホストCPUの制御の下で動作する半導体装置であって、プログラムを格納するためのRAMと、所定の処理を行うためのプログラムをホストCPUから受け取ってRAMに書き込むインタフェース部と、RAMに書き込まれたプログラムを実行するCPUとを具備する。

10

[0012]

ここで、RAMが、複数のプログラムを格納し、CPUが、ホストCPUからの指示に応じて、RAMに書き込まれた複数のプログラムの中の1以上のプログラムを実行することとしても良い。さらに、CPUが、ホストCPUからの指示に応じて、RAMに書き込まれた複数のプログラムの中の2以上のプログラムを並列に実行することとしても良い。

[0013]

また、ホストCPUが、RAMの初期化を行い、その後、半導体装置の初期化を行うためのプログラムをRAMに書き込み、半導体装置の初期化を行うためのプログラムの実行を終了したCPUに指示し、CPUが半導体装置の初期化を行うためのプログラムの実行を終了した後に、所定の処理を行うためのプログラムをRAMに書き込み、所定の処理を行うためのプログラムの実行をCPUに指示することとしても良い。

20

[0014]

また、所定の機能をされざれ実現する複数の機能プロックを更に具備し、RAMが、複数の機能プロックをされざれ制御するための複数のプログラムを格納し、CPUが、ホストCPUからの指示に応じて、RAMに書き込まれた複数のプログラムを並列に実行することとしても良い。

[0015]

また、複数の機能プロックをされてれ制御するための複数のプログラムが、制御対象である機能プロックを特定する情報をされてれ含むこととしても良い。

30

[0016]

上記のように構成した本発明によれば、書き換え可能な不揮発性メモリを必要とすることなく、ホストCPUが、所望のプログラムをRAMに書き込み、CPUに実行させることにより、ホストCPUが制御することができる。

[0017]

【発明の実施の形態】

以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。

図1に、本発明の第1の実施形態としてのアプリケーションプロセッサを用いたPDAの構成を示す。

40

図 1 に示すように、この P D A 1 は、入力部 2 と、 R A M 3 と、 R O M 4 と、ホスト C P U 5 と、アプリケーションプロセッサ 1 0 と、 L C D F ライバ 2 1 と、 L C D F ネル 2 2 とを具備する。

[0018]

入力部2は、ユーザがデータ等を入力するためのタッチパネル等である。

入力部2、RAM8、ROM4、及び、ホストCPU5は、第1のバス6によって相互に接続されている。ホストCPU5は、入力部2から入力されたデータ等に応じて、RAM8を作業用領域として使用しながら、ROM4に格納されたOS(オペレーティングシステム)プログラム、アプリケーションプログラム等を実行し、PDA1全体の制御を行う

[0019]

本発明の第1の実施形態としてのアプリケーションプロセッサ10は、JPEG(JOint PkotoをPkic EXPerts Group)画像処理等を行う装置であり、CPU11と、ROM12と、シンクロナスDRAM(SDRAM)13と、JPEGエンジン部14と、ホストインタフェース部15とを有している。CPU11、ROM12、SDRAM18、JPEGエンジン部14、及び、ホストインタフェース部15は、第2のパス16によって相互に接続されている。また、ホストインタフェース部15は、ホストCPU5に接続されている。

JPEGエンジン部14は、外部のディジタルスチルカメラに接続されており、このディジタルスチルカメラから画像信号を受け取ってJPEG形式の静止画像データに変換する

10

[0020]

LCDドライバ21は、アプリケーションプロセッサ10のバス16に接続されており、アプリケーションプロセッサ10から受け取った画像データに基づく画像をLCDバネル22に表示させる。

[0021]

次に、アプリケーションプロセッサ10の動作について説明する。

P D A 1 の電源がオンになると、ホストC P U 5 及びアプリケーションプロセッサ 1 0 は、 されざれ動作を開始する。 R O M 1 2 には、プート処理(例えば、アプリケーションプロセッサ 1 0 の初期化処理等)のためのプログラムが格納されており、 C P U 1 1 は、 R O M 1 2 に格納されているプログラムを実行し、アプリケーションプロセッサ 1 0 の初期化処理等を行う。

20

[0022]

CPU11は、アプリケーションプロセッサ10の初期化処理等を終えると、その旨をホストCPU5に通知する。本実施形態においては、CPU11は、アプリケーションプロセッサ10の初期化処理等が終わると、割り込み信号を示ストCPU5に出力する。ホストCPU5は、CPU11から割り込み信号を受け取ると、CPU11の動作を停止させるようにホストインタフェース部15に指示する。なお、ホストインタフェース部15が、ホストCPU5からのコマンドを受け取るコマンドレジスタを有することとし、ホストCPU5が、このコマンドレジスタにCPU11の動作を停止させる旨のコマンドを

30

[0023]

書き込むこととしても良い。

ホストインタフェース部15は、CPU11の動作を停止させる旨の指示をホストCPU 5から受け取ると、CPU11の動作を停止させる。本実施形態においては、ホストインタフェース部15は、CPU11の動作を停止させる旨のコマンドをホストCPU5から受け取ると、停止信号をCPU11に出力する。これにより、CPU11は動作を停止し、パス16及びSDRAM18はCPU11から開放される。

次に、ホストCPU5は、CPU11に実行させるためのプログラムをROM4から読み出し、ホストインタフェース部15を介してSDRAM18に転送する。ROM4には、CPU11に実行させるための複数のプログラムが格納されており、ホストCPU5は、これらのプログラムの中の1個又は複数個の所望のプログラムをSDRAM13に転送することができる。

40

[0024]

ホストCPU5は、所望のプログラムのSDRAM13への転送を終了すると、CPU11の動作を開始させるようにホストインタフェース部15に指示する。なお、ホストインタフェース部15が、ホストCPU5からコマンドを受け取るコマンドレジスタを有することとし、ホストCPU5が、このコマンドレジスタにCPU11の動作を開始させる旨のコマンドを書き込むこととしても良い。

ホストインタフェース部15は、CPU11の動作を開始させる旨の指示をホストCPU 5から受け取ると、CPU11の動作を開始させる。本実施形態においては、ホストイン

タフェース部15は、CPU11の動作を開始させる旨のコマンドをホストCPU5から受け取ると、停止信号をインアクティブにする。これにより、CPU11は動作を開始し、SDRAM13に転送されたプログラムを実行する。

[0025]

このように、アプリケーションプロセッサ10によれば、ホストCPU5が、所望のプログラムをアプリケーションプロセッサ10内のCPU11に実行させることができ、アプリケーションプロセッサ10を自由に制御することができる。

また、ホストCPU5が、必要に応じてプログラムをSDRAM13に転送すれば良いので、SDRAM13の容量を少なくすることができる。

[0026]

なお、ホストインタフェース部15が、割り込みペクタをされぞれ格納する複数の割り込みペクタ格納レジスタを有することとし、ホストCPU5が、複数のプログラムをSDRAM13に転送し、これらのプログラムの開始アドレスをホストインタフェース部15内の割り込みペクタ格納レジスタに書き込み、CPU11に実行させるプログラムに応じた割り込み信号をCPU11に適宜出力することとしても良い。

[0027]

次に、本発明の第2の実施形態について説明する。図2は、本発明の第2の実施形態としてのアプリケーションプロセッサを用いたPDAの構成を示す。

[0028]

本発明の第2の実施形態としてのアプリケーションプロセッサ40は、CPU112、SDRAM13と、JPEGエンプン部14と、ホストインタフェース部15とを有している。CPU11、SDRAM13、JPEGエンプン部14、及び、ホストインタフェース部15は、第2のバス16によって相互に接続されている。また、ホストインタフェース部15は、ホストCPU5に接続されている。

[0029]

次に、アプリケーションプロセッサ40の動作について説明する。

P D A 1 の電源がオンになると、ホストC P U 5 は、動作を開始する。まず、ホストC P U 5 は、C P U 1 1 の動作を開始させないようにホストインタフェース部 1 5 に指示する。なお、ホストインタフェース部 1 5 が、ホストC P U 5 からコマンドを受け取るコマンドレジスタを有することとし、ホストC P U 5 が、このコマンドレジスタにC P U 1 1 の動作を開始させない旨のコマンドを書き込むこととしても良い。

[0030]

ホストインタフェース部15は、CPU11の動作を開始させない旨のコマンドをホスト CPU5から受け取ると、リセット信号をCPU11に出力する。これにより、CPU1 1は動作を開始しない。

次に、ホストCPU5は、ホストインタフェース部15を介して、SDRAM18の初期化を行う。その後、ホストCPU5は、CPU11に実行させるためのプログラムをROM4から読み出し、ホストインタフェース部15を介してSDRAM18に転送する。ROM4には、プート処理(例えば、アプリケーションプロセッサ10の初期化処理等)のためのプログラムが格納されており、ホストCPU5は、このプート処理のためのプログラムをSDRAM18に転送する。

[0031]

ホストCPU5は、プート処理のためのプログラムのSDRAM18への転送を終了すると、CPU11の動作を開始させるようにホストインタフェース部15に指示する。なお、ホストインタフェース部15が、ホストCPU5からコマンドを受け取るコマンドレジスタを有することとし、ホストCPU5が、このコマンドレジスタにCPU11の動作を開始させる旨のコマンドを書き込むこととしても良い。

50

10

20

ホストインタフェース部15は、 CPU11の動作を開始させる旨の指示をホストCPU5から受け取ると、 CPU111の動作を開始させる。 本実施形態においては、ホストインタフェース部15は、 CPU111の動作を開始させる旨のコマンドをホストCPU5から受け取ると、リセット信号をインアクティプにする。 これにより、 CPU111は、 動作を開始し、 SDRAM13に転送されたプート処理のためのプログラムを実行する。 なお、ホストインタフェース部15が、 CPU111のリセットペクタを格納するリセットペクタ格納レジスタを有することとし、 ホストCPU5が、 SDRAM13に転送したプログラムの開始アドレスをホストインタフェース部15内のリセットペクタ格納レジスタに書き込むこととしても良い。

[0032]

10

CPU11は、SDRAM18に格納されているプログラムを実行し、アプリケーションプロセッサ10の初期化処理等を行う。CPU11は、アプリケーションプロセッサ10の初期化処理等を終えると、その旨をホストCPU5に通知する。本実施形態においては、CPU11は、アプリケーションプロセッサ10の初期化処理等が終わると、割り込み信号をホストCPU5に出力する。

ホストCPU5は、CPU11から割り込み信号を受け取ると、CPU11の動作を停止させるようにホストインタフェース部15に指示する。なお、ホストインタフェース部15が、ホストCPU5からコマンドを受け取るコマンドレジスタを有することとし、ホストCPU5が、このコマンドレジスタにCPU11の動作を停止させる旨のコマンドを書き込むこととしても良い。

20

[0033]

ホストインタフェース部15は、CPU11の動作を停止させる旨の指示をホストCPU5から受け取ると、CPU11の動作を停止させる。本実施形態においては、ホストインタフェース部15は、CPU11の動作を停止させる旨のコマンドをホストCPU5から受け取ると、リセット信号をCPU11に出力する。これにより、CPU11は動作を停止し、パス16及びSDRAM13はCPU11から開放される。

次に、ホストCPU5は、CPU11に実行させるためのプログラムをROM4から読み出し、ホストインタフェース部15を介してSDRAM13に転送する。ROM4には、CPU11に実行させるための複数のプログラムが格納されており、ホストCPU5は、これらのプログラムの中の1個又は複数個の所望のプログラムをSDRAM13に転送することができる。

30

[0034]

ホストCPU5は、所望のプログラムのSDRAM13への転送を終了すると、CPU11の動作を開始させるようにホストインタフェース部15に指示する。なお、ホストインタフェース部15が、ホストCPU5からコマンドを受け取るコマンドレジスタを有することとし、ホストCPU5が、このコマンドレジスタにCPU11の動作を開始させる旨のコマンドを書き込むこととしても良い。

ホストインタフェース部15は、CPU11の動作を開始させる旨の指示をホストCPU 5から受け取ると、CPU11の動作を開始させる。本実施形態においては、ホストイン タフェース部15は、CPU11の動作を開始させる旨のコマンドをホストCPU5から 受け取ると、リセット信号をインアクティブにする。これにより、CPU11は動作を開 始し、SDRAM13に転送されたプログラムを実行する。なお、ホストインタフェース 部15が、CPU11のリセットペクタを格納するリセットペクタ格納レジスタを有する こととし、ホストCPU5が、SDRAM13に転送したプログラムの開始アドレスをホ ストインタフェース部15内のリセットペクタ格納レジスタに書き込むこととしても良い

40

[0035]

このように、アプリケーションプロセッサ40によれば、アプリケーションプロセッサ1 0におけるROM12を不要とすることができる。

[0036]

なお、ホストインタフェース部15が、割り込みペクタをそれぞれ格納する複数の割り込みペクタ格納レジスタを有することとし、ホストCPU5が、複数のプログラムをSDRAM18に転送し、これらのプログラムの開始アドレスをホストインタフェース部15内の複数の割り込みペクタ格納レジスタに書き込み、CPU11に実行させるプログラムに応じた割り込み信号をCPU11に適宜出力することとしても良い。

[0037]

次に、本発明の第3の実施形態について説明する。図3は、本発明の第3の実施形態としてのアプリケーションプロセッサを用いたPDAの構成を示す。

図 3 に示すように、この P D A 4 1 は、入力部 2 と、 R A M 3 と、 R O M 4 と、ホスト C P U 5 と、アプリケーションプロセッサ 5 0 と、LCDドライバ 2 1 と、LCDパネル 2 とを具備する。

10

[0038]

本発明の第3の実施形態としてのアプリケーションプロセッサ50は、CPU112、ROM12と、SDRAM13と、JPEGエンジン部14と、ホストインタフェース部15と、3Dエンジン部17とを有している。CPU11、ROM12、SDRAM13、JPEGエンジン部14、ホストインタフェース部15、及び、3Dエンジン部17は、第2のバス16によって相互に接続されている。また、ホストインタフェース部15は、ホストCPU5に接続されている。

3 Dエンジン部17は、3次元画像処理を行う回路である。

[0039]

20

次に、アプリケーションプロセッサ50の動作について説明する。 PDA1の電源がオンになると、ホストCPU5及びアプリケーションプロセッサ50は、されぞれ動作を開始する。ROM12には、プート処理(例えば、アプリケーションプロセッサ50の初期化処理等)のためのプログラムが格納されており、CPU11は、ROM12に格納されているプログラムを実行し、アプリケーションプロセッサ50の初期化処理等を行う。

[0040]

CPU111は、アプリケーションプロセッサ50の初期化処理等を終えると、その旨をホストCPU5に通知する。本実施形態においては、CPU111は、アプリケーションプロセッサ50の初期化処理等が終わると、割り込み信号を示ストCPU5に出力する。ホストCPU5は、CPU111の動作を停止させるようにホストインタフェース部15に指示する。なお、ホストインタフェース部15に指示する。なお、ホストインタフェース部15が、ホストCPU5からコマンドを受け取るコマンドレジスタを有することとし、ホストCPU5が、このコマンドレジスタにCPU111の動作を停止させる旨のコマンドを書き込むこととしても良い。

ホストインタフェース部15は、CPU11の動作を停止させる旨の指示をホストCPU

30

[0041]

5 から受け取ると、CPU111の動作を停止させる。本実施形態においては、ホストら受いては、ホストらで、アリ111の動作を停止させる。本実施形態においては、ホストらで取ると、停止信号をCPU111に出力する。目の指示をホストは動作を停止している。により、CPU111に出力する。日の指示を中では、から開放される。次に、ホストインションは、CPU111に対象に対象を関がある。ROM44にはする。アに、ホストインションは、CPU111に対象に対象を表別に対象に対象を表別に対象に対象を表別に対象に対象を表別に対象に対象を表別に対象に対象を表別に対象に対象を表別に対象に対象を表別と表別に対象を表別と表別に対象を表別と表別に対象を表別と表別に対象を表別と表別に対象を表別と表別に対象を表別と表別と表別に対象を表別となりまとままれると表別に対象を表別と表別と表別となりまとまとまとまとままれると表別となりまとままれると表別と表別と

40

[0042]

ホストインタフェース部15は、割り込みペクタをそれぞれ格納する複数の割り込みペクタ格納レジスタを有しており、ホストCPU5は、JPEGエンジン部14を制御するためのプログラム及び3Dエンジン部17を制御するためのプログラムの開始アドレスをホストインタフェース部15内の複数の割り込みペクタ格納レジスタに書き込む。そして、ホストCPU5は、CPU11に実行させるプログラムに応じた割り込み信号をCPU11に適宜出力する。

JPEGエンジン部14を制御するプログラム及び3Dエンジン部17を制御するプログラムには、使用するハードウェアリソースを表すリソース精報が含まれているので、CPU11は、JPEGエンジン部14を制御するプログラム及び3Dエンジン部17を制御するプログラムを並列に実行することができる。

10

[0043]

【発明の効果】

以上述べたように、本発明によれば、書き換え可能な不揮発性メモリを必要とすることなく、ホストCPUが、所望のプログラムをRAMに書き込み、CPUに実行させることにより、ホストCPUが制御することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態としてのアプリケーションプロセッサを用いたPDAの構成を示す図である。

【図2】本発明の第2の実施形態としてのアプリケーションプロセッサを用いたPDAの 20 構成を示す図である。

【図3】本発明の第3の実施形態としてのアプリケーションプロセッサを用いたPDAの 構成を示す図である。

【符号の説明】

1, 31, 41 PDA

2 入力部

3 RAM

4.12 ROM

5 ホストCP U.

6、16 バス

30

10、40、50 アプリケーションプロセッサ

11 CPU

13 SDRAM

14 JPEGエンジン部


15 ホストインタフェース部


17 3 D エンデン部


21 LCDFライバ

22 LCD / x / v

			, -	
			6	
			•	
			•	
				_
				-







2	
٠	
,	
•	
677	
	-
	-
	-

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-110086

 (C_{i}, C_{i})

(43)Date of publication of application: 08.04.2004

(51)Int.Cl.

G06F 9/54

(21)Application number: 2002-267702

(71)Applicant: SEIKO EPSON CORP

(22) Date of filing:

13.09.2002

(72)Inventor: TSUKADA KATSUMI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device allowing a host CPU to write a desired program in an RAM and to carry out the program by a CPU. SOLUTION: An application processor 10 is provided with an ROM 12 for storing a program for boot processing; the RAM 13 for storing the program; a JPEG engine part 14 for converting an image signal received from an external camera, into image data of JPEG format; a host interface part 15 for receiving the program for performing prescribed processing, from the host CPU 5 and writing it in the RAM 13; and the CPU 11 for carrying out the program written in the RAM 13.

